华为发布"韬定律",以时间缩放替代几何缩放,目标2031年等效1.4nm
华为在2026年IEEE国际电路与系统研讨会上正式发布半导体"韬(τ)定律",提出以信号传播延迟时间常数τ作为芯片演进的统一优化目标,取代传统的晶体管几何尺寸缩小。核心技术"逻辑折叠"(LogicFolding)可在同一工艺节点上实现晶体管密度提升55%、能效提升41%。华为披露已基于该定律设计并量产381款芯片,麒麟2026将首发搭载逻辑折叠技术。公司预计到2031年高端芯片晶体管密度将达到等效1.4nm制程水平。该定律还涵盖统一总线、Hi-ONE光互连(8Tb/s带宽)和3D堆叠等系统级优化,构建从器件到数据中心的四层技术体系。受此消息提振,A股芯片板块全线大涨,中芯国际涨停创历史新高。
阅读原文